(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-260518

(43)公開日 平成9年(1997)10月3日

(51) Int.Cl. ⁶		徽別記号	庁内整理番号	FI			技術表示箇所
HOIL	21/8247			HOIL	29/78	371	
	29/788				27/10	434	
	29/792						
	27/115						

審査請求 未請求 請求項の数26 OL (全 17 頁)

(21)出臟番号		特顯平8一	302924
----------	--	-------	--------

(22)出級日 平成8年(1996)11月14日

(31)優先権主張番号 08/557589 (32)優先日 1995年11月14日

(33)優先権主張国 米国 (US)

(71) 出願人 596164700

プログラマブル マイクロエレクトロニク ス コーポレイション

PROGRAMMABLE MICROE LECTRONICS CORPORAT

ION

アメリカ合衆国, カリフォルニア

95131, サン ノゼ, リダー バーク

ドライブ 1350

(72)発明者 シャンーデ ティー、 チャン

アメリカ合衆国, カリフォルニア

94539, フリモント, サウザーランド

ウエイ 43570


(74)代理人 弁理士 小橋 一男 (外1名)

(54) 【発明の名称】 ホットエレクトロン注入プログラミング及びトンネル動作消去を有するPMOSメモリセル

(57) 【要約】

【課題】 破壊的な接合ストレスを発生させることなし にセルのチャンネル長を減少させることを可能としたP MOSメモリセルを提供する。

【解決手段】 PチャンネルMOSメモリセルは、Nーウエル(18)内に形成したP+ソース(14)及びドレイン(16) 領域を有している。薄いトンネル酸化物(24) がウエル表面と上側に存在するフローティングゲート(22) との間に設けられている。上側に存在する制御ゲート(26) は、絶縁層(28) によってフローティングゲートから絶縁されている。本装置は、アパランシェブレークダウンなしで、チャンネル領域のドレイン端部からフローティングゲートへのホットエレクトロン注入によってプログラミングが行なわれ、そのことはプログラミング期間中にセルをビット毎に選択可能なものとさせている。消去、ドレイン、Nウエル領域を同じくバイアスさせて、フローティングゲートからNウエルへの電子のトンネル動作によって行なわれる。



15%

【請求項16】 請求項14において、前記セルが、約 3乃至15Vの間の電圧を前記Nウエルと、前記第二ワ 一下線と、前記ビット線とに印加し、前記第一ワード線 及び前記ソースを接地し、且つ約-3万至-15Vの間 の電圧を前配制御ゲートへ印加させることによって、消 去させることを特徴とする半導体メモリセル。

【請求項17】 請求項14において、前記セルが、前 記供給電圧を前記ソース及び前記Nウエルへ印加し。前 給電圧との間の電圧を前記制御ゲート及び前記ビット線 本印加させることによって、競取を行うことを特徴とす。 る半導体メモリセル。

【請求項18】 N型ウエル内に形成したP+ソースと Pキドレインとを基備するフローティングゲートPチャ ンネルメモリセルのプログラミング方法において、

節記ソース及び前記セルの前記N型ウエルへ第一パイア ス電圧を印加し、

前記ドレイン小第二バイアス電圧を印加し、

前記セルの制御ゲートへ第三パイアス電圧を印加して前 20 記N型ウエルから前記フローティングゲートへホットエ レクトロンを注入させ、その際に前記フローティングゲ 一トを充電させる、上配各ステップを有することを特徴 とする方法。

【請求項19】 請求項18において、前記第一バイア ス電圧が約5 V と 15 V との間であり、前記第二パイア ス 電圧が約0 V と 2 V との間であり、且つ前記第三バイ アス電圧が約5 V と 16 V との間であることを特徴とす る方法。

【請求項20】 請求項18において、前記第一バイア 30 ス電圧が約5Vと15Vとの間であり、前記第二パイア ス電圧が約0 V と 2 V との間であり、且つ前記第三バイ アス電圧が約0 Vから高々約16 Vへ増加する勾配を持 った電圧であることを特徴とする方法。

【請求項21】 N型ウエル内に形成したP+ソースと P+ドレインとを具備するフローティングゲートPチャ ンネルメモリセルのブログラミング方法において、 約5Vと15Vとの關の靈圧を創記N型ウエルへ印加

前記ソースをフローティング鬱放へ結合し、 前記ドレインを接地し、

約5 V と 15 V との間の電圧を前記セルの制御ゲートへ 印加して前記N型ウエルから前記フローティングゲート ヘホットエレクトロンを注入させ、その際に前記フロー ティングゲートを充電させる、上記各ステップを有する ことを特徴とする方法。

【請求項22】 N型ウエル内に形成したP+ソースと Pモドレインとを具備するフローティングゲートPチャ ンネルメモリセルの消去方法において、

前記セルのソース及び前記ウエルへ第一バイアス電圧を 50

印加し、

前記ドレインへ第二パイアス電圧を印加し、

前記セルの制御ゲートへ第三バイアス電圧を印加して、 前記フローティングゲートから前記セルの前記Pモドレ イン、前記P+ソース、前記N型ウエルへ電子のトンネ ル動作を起こさせ、その際に前記フローティングゲート を放電させる、上記答ステップを有することを特徴とす る方法。

【請求項23】 請求項22において、論記第一バイア 記第一及び第二ワード線を接地し、且つ約0Vと前記供 10 ス鑑圧が約15Vと22Vとの間であり、前記第二パイ アス電圧が約15Vと22Vとの間であり、且つ第三バ イアス電圧が約0Vであることを特徴とする方法。

> 【講求項24】 請求項22において、前記第一バイア ス電圧が約3Vと15Vとの関であり、箱記第二バイア ス電圧が約3Vと15Vとの関であり、且つ前記第三パ イアス電圧が約一3と-15Vとの間であることを特徴 とする方法。

【請求項25】 基板内に半導体構成体を形成する方法 において、前記構成体が前記蒸板のNウエル内に形成し た周辺PMOSトランジスタ及びPチャンネルメモリセ ルを有すると共に前記基板のPウエル内に形成した淵辺 NMOSトランジスタを有するものであって、

前記メモリセルのチャンネル領域の上側に位置してフロ ーティングゲートと、制御ゲートとを形成し、

前記NMOSトランジスタのチャンネル領域の上側に第 ーゲートを形成し且つ前記PMOSトランジスタのチャ ンネル領域の上側に第二ゲートを形成し、

前記NMOSトランジスタのみを讚後のドービングステ ップへ器量させるために前記Nウエルの全ての上側に第 一マスキング層を形成し、

前記NMOSトランジスタのN型ソース領域及びドレイ ン領域を形成するために前記第一ゲート及び前記第一マ スキング層によって画定されるように前記Pウエル基板 の部分内にN型ドーパントを注入し、

前記第一マスキング層を除去し、

前記メモリセル及び前記PMOSトランジスタを顕後の ドービングステップに霧星させるために前記Pウエルの 全ての上側に第二マスキング層を形成し、

前記メモリセルのP型ソース領域及びドレイン領域と前 40 配PMOSトランジスタのP型ソース領域及びドレイン 領域とを同時的に形成するために前記第二マスキング 屬、前記第二ゲ…ト及び前記制御ゲートによって画定さ れるように前記Nウエルの部分内にP墾ドーパントを注 入する、上記各ステップを有することを特徴とする方 法。

【請求項26】 請求項25において、更に、

前記第一、第二及び制御ゲートの各々の側部上に側壁ス ペーサを形成し、

前記制御ゲートの箱記側部上の前記側壁スペーサを除去 L

鑑みなされたものであって、上述した如き従来技術の欠 点を解消し、改良した非揮発性メモリ装置を提供することを目的とする。

[0007]

【課題を解決するための手段】本明細書に開示する非郷 発性半導体メモリセルは上述した従来技術における問題 を解消している。本発明によれば、PチャンネルMOS トランジスタは、Pー基板内に形成したN型ウエル内に 形成したP+ソース領域及びP+ドレイン領域を有して いる。Nウエル表面と上側に存在するフローティングゲ 10 ートとの関に薄いトンネル酸化物が設けられている。一 実施例においては、この薄いトンネル酸化物は、本装置 の活性領域のかなりの部分にわたって延在している。上 側に存在する制御ゲートは、絶縁層によってフローティ ングゲートから分離されている。Pチャンネル装置は、 チャンネル領域のドレイン端部からフローティングゲー トへのホットエレクトロン注入を介してプログラミング が行なわれる。このプログラミングのメカニズムは、低 いプログラミング電流及び低いプログラミング電圧を使 関してセルをビットプログラマブル、脚ちビット毎にプ 20 B ログラムすることを可能としている。消去は、Nウエ ル、ソース、ドレインを等しくバイアスした状態で、プ ローディングゲートからNウエル、ソース、Nウエル内 のドレインへの電子のトンネル動作によって達成され る。プログラミングモード又は消去モードのいずれにお いても高いドレイン/ウエル接合パイアス繁圧を使用し ていないので、セルのチャンネル長は、接合プレークダ ウン及び破壊的接合ストレスを発生することなしに、減 少させることが可能である。このような高いP/N接合 電圧が存在しないことは、このようなセルの寸法を最小 30 とさせることを可能としている。

【0008】本発明に基づくPチャンネルメモリセルは、プログラミングが行なわれた場合に深い空乏内において動作することが可能であり、その際により高速の動作速度電流とすることを可能としている。更に、本明細書に開示したメモリセルはプログラミングされた場合にのみ読取電流を導通させ、且つ消去された場合には、フローティングゲート上の電圧よりもソース、ドレイン、Nウエル上において一層高い電圧を有するものであるから、読取優乱の問題は取除かれている。

[0009]

【発明の実施の形態】図1を参照すると、フラッシュメ モリセル10がP…蒸板20のNーウエル18内に形成 したP+ソース領域14とP+ドレイン領域16との間 に延在しているチャンネル12を有している。注意すべ きことであるが、図1においては、Nーウエル18内に 形成されているものとして図示してあるが、セル10 は、他の実施例においては、その他の適宜の下側に存在 するNー型基板内に形成することが可能である。フロー 50 とによって、セル10がプログラミング期間中にビット

ティングゲート22が薄いトンネル動作用の酸化物層24によってNーウエル18の表面から分離されている。図1に示した好廢実施例においては、トンネル動作用の酸化物層24は約80万至130名の厚さを有しており且つチャンネル12の全員及びP+ソース14及びP+ドレイン16の両方の一部にわたって延在している。然しながら、注意すべきことであるが、その他の実施例においては、トンネル動作用の酸化物層24はその他の異なる長さのものとすることが可能であり、その長さとは、一実施例においては(不図示)、トンネル動作用の酸化物層24はP+ドレイン16の一部にわたってのみ延在し、Nーウエル18の機節の表面はその上に形成した厚いゲート酸化物層を有するものとすることが可能である。

【0010】 概郷ゲート26は約180万至350Aの厚さを有する絶縁層28によってフローティングゲート22から分離されている。好適実施例においては、セル10は、その通常の状態即ち消去された状態において、特定のセル及びそれと関連するアレイの形態に依存して、約-1.0万至一5.0Vに等しいスレッシュホールド電圧V:を有するべきである。V:の特定の値は、チャンネル領域12内へのドーパントの従来のイオン注入によって変化させることが可能である。

【0011】セル10の動作は以下の如くである。セル 10のプログラミング即ち審込を行なうためには、ドレ イン16を2Vに維持した状態で、約8VをP+ソース 14及びNーウエル18へ印加させる。制御ゲート26 における電圧はV。から約12Vヘランプアップ即ち所 定の勾配を持って上昇させる。これらのプログラミング 電圧に対する許容可能な範囲は以下の表1に示してあ る。次に、図2Aをも参照すると、ソース14及びチャ ンネル12の近くにおける正に帯震したホールがP+ド レイン16上の正の度合いがより低い電圧へ吸引され且 つ矢印1で示したように、チャンネル領域12を介して Pナドレイン16へ向かって加速される。これらのホー ルはドレイン空乏領域30内の電子及び格子原子と衝突 し、その際に暴印2で示したように衝撃イオン化を発生 する。衝撃イオン化によって発生され、制御ゲート26 上の正の電圧によって吸引される高エネルギ電子は空乏 領域30から矢印3でボしたようにフローティングゲー ト22内へ注入される。その結果得られるフローティン グゲート22上の負の電荷はチャンネル領域12を空乏 状態とさせ且つ強制的にセル10を繰い空乏状態とさせ る。好適実施例においては、セル10は、それがプログ ラムされた状態において、約4Vに等しいVrを有して いる。上述し且つ素1に示したブログラミング電圧は、 このような低いチャンネル電流PMOSホットエレクト ロン注入(LCCPHEI)プログラミングを行なうこ

and was and we are one one one in the term are and the term and and are an are and are are are are are are are

11

消去 (オブ

3 V 乃至15 V (-15 V) 乃至 3 V 乃至15 V 3 V 乃至15 V

(-3V)

ション2)

Voc 米漆

0 V 乃至 V 。 $V_{\rm sc}$

12

セル10の上述した動作は、従来の半導体メモリセルと 比較して多数のその他の利点を達成するためにPMOS 特性を使用している。Pチャンネル装置に対する特製ゲ る。従って、フローティングゲートを充電するために動 型的に約0.5mAのプログラミング電流を必要とする。 従来のNMOSメモリセルと異なり、セル10は単に数 μAのプログラミング電流を必要とするに過ぎない。例 えばEPROM等の従来のNMOSメモリセルのプログ ラミング電流よりも2桁大きさの小さなプログラミング 電流を必要とするということは、セル10がプログラミ ング期間中に電力消費を減少させることを可能とするぼ かりか、賈齹込み、即ち関連するメモリアレイ(不図) 書込を行なうことを可能としている。

【0017】従来のNMOSフラッシュメモリセルのチ ヤンネルは、電子のトンネル動作を介しての消去期間中 に必要とされるPーウエル/N+ドレイン接合を機断し ての典型的に高い遊バイアス電圧(及びその結果発生す る高い電界)を許容するために充分に長いものでなけれ ばならないことが知られている。その結果、信頼性の割 **題を発生することのあるような破壊的な接合ストレスを** 発生することなしに、このような従来のセルの寸法を更 の動作は消去期間中にこのように高い接合バイアスを必 要とするものでも使用するものでもないので(表1参 照)、セル10のチャンネル最を最小とする上でそのよ うな網膜はない。この特徴は、例えばサブミクロシ技術 等の技術を使用してセル10を製造することを可能と *

- * し、特に、0.7gm以下の特徴寸法を発生する技術を 使用して製造することを可能としている。消去期間中に このように高い接合パイアスを創避することは、更に、 ート電流はNチャンネル装置のものの約100倍であ 10 効果的により凝久性のあり、且つ信頼性のあるメモリセ
- ルを得ることを可能としている。 【0018】注意すべきことであるが、NMOSトラン ジスタのチャンネル長が約0.7μmより小さくなる と、電子の移動度が飽和する。然しながら、PMOS装 置においては、ホールの移動度は、チャンネル長が0. 7 m以下に減少した場合にも増加し続け、且つゲート 長が更に減少される場合に電子の移動度と同等のものと なる。従って、セル10のチャンネル曼を最小とするこ とは、効果的に、ホールの移動度を電子の移動度と同等 活)の一行内のセル10の多数のものに対して簡時的に 20 のものとさせ、その際にセル10の速度を増加させるこ ととなる。更に、注意すべきことであるが、プログラミ ングされると、セル10は深い空乏状態となる。このこ とは、より高い読取電流とすることを可能とし、従って より速い読取速度とすることを可能とする。

【0019】セル10はアレイ形態で使用することが可 能であり、その一部を図3に示してある。セル10aー 10 dのソース14は共通のソースノードCSへ結合し ている。1つの行内のセル10の制御ゲート26はその 行に対するワード線へ結合しており、Bつ1つの種内の に減少させることは困難である。然しながら、セル10 30 セル10のドレイン16はその列に対するビット線BL へ結合している。例えばセル10aに対するプログラミ ング(鬱込)及び読取用の(及びセル10の全ての消去 用の)バイアス条件は、以下の表2A-2Dに示してあ <u>ک</u>ه د

[0020]

₩2A

セル10A電圧

	<u> Erdz</u>	ソース	態御ゲート	$N = \mathcal{I} = \mathcal{I} \mathcal{I}$
プログラム	0	プローディング	4 10 V	3.5-7 V
消去	3 - 15 V	3 - 15 V	-3乃至-15V	3 -15V
競 取	V 未満	\mathbf{V}_{**}	0	$\mathbf{\hat{V}}^{\omega}$

麥2B

セル10B電圧

	IKAK	2=3	制御ゲート	N=ウエル
プログラム	、フローティング	プローティング	4-10V	3.5 - 7 V
網 主	3-15V	3 - 18V	-3 乃至-15V	315V
読 取	フローティング	∇_{∞}	0	$\nabla_{v_{r}}$

線選択トランジスタ32のドレイン34はその列に対す るビット線BLへ結合している。一行内のセル10の網 御ゲート26はその行に対する制御ゲート線CGへ結合 されており、一方一行内のビット線選択トランジスタ3 2のゲートはその行に対するワード線WLへ結合してい

【0023】アレイ40は、低電圧及び低電流を使用し てビットプログラマブル部ちビット毎にプログラム可能 であり、且つ低電圧及び低電流を使用してバルク即ち全 体的に消去可能である。注意すべきことであるが、セル 10 10の制御ゲート26は同一の電圧に保持することが可*

* 能であり、従ってデコードされることは必要ではなく、 即ち、選択状態にある制御ゲート及び非選択状態にある 制御ゲートを開一の電圧に保持することが可能である。 このことはより簡単な設計とすることを可能とする。本 発明に基づいてセル30を使用するNORアレイ40を 動作させるバイアス条件に対する終容可能な範囲及び好 適なバイアス条件を以下の表すA及び表すBに夫々示し てあり、滴、NORアレイ40は供給電圧(不図示) V 。で動作するものである。

18

[0024]

		上線 - 走選択		授 4 A 上線 - 非選択	セルゲート CG		Nウエル
荒取	V∝ … 2 V	フロー ティング	Ü	V."	V 2 V	V	V
消去	8 V	N/A	0	N/A	-8V	8 V	8 V
プロ グラム	·	8 V 又は フロー ディング	v		0 Vから 12Vへ ランプアップ	ž.	
****			3	長4 B	*****		
	***************************************	上線 主選択		主選択	セルゲート CG		NUXN
籬 取	V。 未満	フロー ディング		Vec	V.a. 未満	V.	V_{s}
消去	3 15 V	N/A	D	N/A	3 乃蛮 15 V	••	
Z 13	0	5	0	5	o Vから	5	5
グラム		18V		15 V	12Vへ ランプアップ		15V

上述した実施例はより大型のフラッシュメモリアレイの 一部として使用することが可能である。図6はソース選 52を奪しており且つ記憶手ランジスタとしてセル10 を有している2トランジスタメモリセル50を深してい る。選択トランジスタ52は、Nーウエル18内に形成 されているPサソース54を有すると共にゲート56を 有している。セル10のソース14は選択トランジスタ 5.2に対するドレインとして作用する。ビット線BLは |ဆ鸞セル10のドレイン16へ結合している。セル50 はPチャンネルセル10とPチャンネルソース選択トラ ンジスタ52とを有しているので、セル50はセル10 に関して上遊した全ての利点を有している。

【0025】 図7はメモリ要素としてセル50を使用し たフラッシュアレイ60の一部を示している。アレイ6 択トランジスタとしてPチャンネルMOSトランジスタ 40 0におけるセル10のソース選択トランジスタ52の各 々のソース54は共通のソースノードCSへ結合してい る。一実施例においては、セル10のP+ソース14は N+ピックアップ注入(不図示)によってNーウエル1 8へ短絡させることが可能である。一列内のセル10の 各々のドレイン16はその列に対するビット線BLへ結 合している。一行におけるソース選択トランジスタ52 のゲート56はその行に対する第一ワード線WL1へ結 合している。一行内のセル10の制御ゲート26は第二 ワード線WL2へ結合している。

【0026】アレイ60はビットプログラマブル即ちビ

2の各々のゲート56はその行に対する第二ワード線W L2へ結合している。

【0030】アレイ80はビットプログラマブルであり 基つバルクモード、セクタモード又はビットモードのい ずれかで消去可能であり、且つ低プログラミング電圧及 び電流を使用して動作させることが可能である。ワード 線WL1及びWL2及び制御ゲート線CGの各々は、効 果的に、同一の電圧に保持することが可能であり、従っ てデコードされることは必要ではない。注意すべきこと* *であるが、セル10は、プログラムされた場合に、デブ リション装置として動作する。

【0031】本発明に基づいてセル70を使用するアレ イ80を動作させるためのバイアス条件に対する許容可 能な範囲及び好適なバイアス条件を以下の表もA及びら Bに示してあり、尚アレイ80は供給電圧(不図示) V 。で動作する。

[0032]

				表 :	6 A				
	F. N.	上線	<u> </u>	ド線 1	ry	と線 2	<u>C.S.</u>	<u>CS</u>	<i>N</i> —
	選 択	韭選抠	選纸	非溪坯	選出	非選択			ウェル
競敗	$V_{\rm cr}$	フロ	0	${ m V}_{ m es}$	0	0	V	V_{ee}	V_{ss}
	2 V	— }-				$V_{\rm sc}$	2 V		
消去	8 V	0	0	8 V	8 V	0.	-8V	0.	8 V
ブロ	0	8 V	0	8 V	0	0叉は			8V
グラム						8 V	- 12V∽ - ランフ		
* * *	* * * * *	****	****			****	***	***	***
				表(
	<u>ピッ</u>	· 総		<u> </u>	<u> </u>	ヾ線 2	<u>C.S.</u>	C.S.	M
	r in	韭選択	法工题	推選択	逐一级	韭選択			231
翻形	3.7	T7 (-)	O	37	Ω	XΣ	37	3.7	v

	<u>ピン</u> 選 扱	上線 非選択		initial interests		ド線 2 非選択	<u>CS</u>	<u>C.S</u>	Nー ウエル
統取 	V 未満	フロート	0	V	0	V.。 未満	V ₊ 未被	Vec	Vec
将去	3 15V	0	0	3 15V	3 15V	0	−3 V 万5選 15 V	0	3 15V
ブロ グラ ム	0	5 15 V	0	5 — 15V	0	0 叉は 5 — 15 V		5 > 15V *	*

本発明に基づくセル10の製造について、複数額のセル 10に加えて、NMOSトランジスタ及びPMOSトラ ンジスタを具備する周辺阻路を有するより大型のメモリ 造をツインウエルブロセスとして以下に説明するが、セ ル10は、本発明の範囲を逸脱することなしにNウエル プロセスにしたがって製造することも可能である。

【0033】次に図10を参照すると、構成体100は 従来の方法でN-ウエル104とP-ウエル106とが 形成されているPー型基板102を有している。Nーウ エル104及びPーウエル106の固有抵抗及び厚さは その中に形成すべき装置の所望の特性に依存する。約7 500Aの厚さのフィールド酸化物領域108及び約2

って墓板102の上表面上に形成する。ホトレジスト又 はその他の任意の適宜のマスキング物質とすることの可 能なマスキング屬112を形成し、次いで従来の方法を 構成体100に関連して以下に説明する。セル10の製 40 使用して選択的にエッチングし、図10に示したバター ンを形成する。

【0034】砒素等のN型ドーパントを約100keV のエネルギで(又は50keVで燐を使用して) 且つ約 2 E 1 3 イオン数/cm² のドーズで、後の段階におい てセル10のチャンネル111となるNーウエル104 の一部111内へ注入させる。次いで、適宜のエッチャ ントによってマスキング層112を除去する。約80万 至130Åの厚さのトンネル酸化物屬114を形成した 後に、基板100上にボリシリコン層を付着形成し且つ 40Aの厚さのバッド酸化物層110を適宜の方法によ 50 選択的にエッチングしてフローティングゲート116を 【図7】 図6のセルを使用したアレイを概略図。

【図8】 EEPROMセルの一部として実現した図1 のセルの機略断面図。

23

【図9】 図8のセルを使用したアレイの観略図。

【図10】 本発明に基づいてPチャンネルメモリセル を製造する一段階における状態を示した概略断面図。


【図1-1】 - 本発明に基づいてPチャンネルメモリセル を製造する一段階における状態を示した機略断面図。


【図12】 本発明に基づいてPチャンネルメモリセル 24 トンネル動作用酸化物層 を製造する一段階における状態を示した概略断面図。


【図13】 本発明に基づいてPチャンネルメモリセル を製造する一段階における状態を示した概略断面図。


*【符号の説明】


- 10 フラッシュメモリセル
- 12 チャンネル
- 14 P+ソース
- 16 Pナドレイン
- 18 N-ウエル
- 20 P-基板
- 22 フローティングゲート
- 10 2.6 制御ゲート
 - 28 絶縁屬











[213]

